DSP56F802: 数字信号控制器解密

56F802是基于56800内核数字信号控制器系列的一款产品。在一块芯片中，它将数字信号处理器 (DSP) 的处理能力和微控制器 (MCU) 的功能结合在一起，带有灵活的外围设备。它为各种运动控制、电源和控制应用等创建了极为经济高效的解决方案。

56800内核基于哈佛架构 (Harvard-style architecture)，由并联工作的三个执行单元组成，每个指令周期可实现6次操作。微处理器型式的编程模型与优化指令可以直接产生有效、紧凑的代码，适用于DSP和MCU应用。指令集针对 C 编译器也极为高效，可以实现优化控制应用的迅速开发。




特性


--------------------------------------------------------------------------------




以80MHz内核频率可达40 MIPS的操作指标
集成的程序闪存和数据闪存
在统一、经济高效的架构中具有DSP和MCU的功能
适用于MCU的指令集，支持 DSP 和控制器功能： MAC、位操作单元、14种寻址方式
2个12位ADCx (1 x 2 个通首，1 x 3个通道)
串行通信接口 (SCI)
带有2个外部引脚的2个通用四通道定时器
用于调试的JTAG/OnCE端口
片上弛缓振荡器
GPIO


DSP解密网|MSP430解密|TMS320F28解密|TMS320LF24解密