基于 ADS8556 的六通道高速数据采集系统设计
在数据采集系统中，高性能的DSP能够满足算法结构复杂、运算精度高、速度快的要求，CPLD具有内部延时小、速度快、全部逻辑由硬件完成等优点，因此，本系统设计了一种基于DSP+CPLD的高速信号采集系统，选用DSP芯片TMS320F2812作为核心处理器，EPM240T做逻辑控制元件。AD芯片采用美国TI公司的ADS8556，它是16位6通道可以同时采样的模数转换器。本文详细介绍了基于ADS8556的六通道高速数据采集系统的软硬件设计。
ADS8556是16位高精度A/D，各自基于连续逼近寄存器原理，构架是基于电荷再分配原理，具有采样保持功能。
ADS8556包括6个16位模数转换器，6个模拟输入组成3个通道组，这些通道组可以并行采样，保留了信号的相对相位信息。独立的转换开始信号可以控制每个通道的转换，可以是4个通道或者是6个通道一起转换。器件支持单端、差分模拟输入信号，范围可以是±4Vref或者±2Vref，最大输入电压可以达到±12V，其中Vref为内部参考电压，可取2.5V或3.0V。ADS8556可以工作在硬件模式或软件模式，硬件模式下，器件功能通过引脚接口配置；软件模式下，功能设置将只能通过其内部32位控制寄存器进行，对应的引脚设置将被忽略。ADS8556提供一个可选择的并行或串行接口，其中，并行接口模式下采样速率可达到630kSa/s。ADS8556的数据可以采用8位或16位传送方式。
ADS8556的工作原理
ADS8556有两种接口模式，本文中采用并行接口模式的16位传送方式。下面对它的工作原理进行分析。
在进行模数转换时，转换信号COV_A/B/C用来控制2通道或4通道或6通道ADC进行同时采样。如果将COV_A/B/C3个引脚连接在一起，即6个ADC使用同一转换信号，就可以对6个ADC进行同步采样。选择ADC在COV_X的上升沿置为保持模式，并开始转换。转换信号上升沿过后，ADC开始转换，转换期间BUSY信号保持高电平，转换完成时间为1.26μs，转换结束BUSY信号返回低电平。BUSY信号的下降沿触发ADC的跟踪模式，通过16位并行接口从输出寄存器将数据读出。读取数据时，片选信号/CS先置低，读信号/RD每变低一次，DSP从16位总线上读取1个通道的数据，需要读取6次将6通道数据读走，16位并行接口模式读取时序如图1所示。
ADS8556的输入通常由一个运算放大器驱动，以确保采集时间内正确的稳定调节。就驱动能力、噪声和偏移性能而言，TI的OPA2211可达到确保高输入信号质量所必需的诸多要求。本文中采用OPA2211放大器作A/D的前置放大。
